ii

PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMERS’ INTERNAL USE

PM9311/2/3/5 ETT1™ CHIP SET

PMC-2000164

ISSUE 3

ENHANCED TT1™ SWITCH FABRIC

Released

Data Sheet

PMC-Sierra, Inc.

1.8

Initialization Procedure .... ........... ........... .......... ......... 84

1.8.1

Initial Power-on: ... ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 85

1.8.2

PortBoard beingadded:.. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 87

1.8.3

Scheduler Board being added: ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 89

1.8.4

Crossbar Board being added:. ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 90

1.9

Fault Tolerance. .......... ........... ........... .......... ......... 91

1.9.1

Fault ToleranceModel . .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 91

1.9.2

Soft/Transient Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

1.9.3

FlowControl Refresh Procedure . ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 97

1.9.4

Scheduler RefreshProcedure ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 98

1.9.5

Refresh Schedulers After Modifying Registers . . ... ... ... ... .. ... ... ... ... .. ... ... . 99

1.9.6

HardErrors . ... ... ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 99

1.10 ETT1 Signals and Interconnections ..... ........... .......... ........ 102

1.10.1

LVCMOS(Cand O) ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 102

1.10.2

HSTL (H) .. ... ... ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 102

1.10.3

AIB Links (A)... ... ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 103

1.10.4

Live Insertion .. ... ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 104

1.11 System Latencies ......... ........... ........... .......... ........ 104

1.11.1

LCS Requestto Grant Minimum Latency . ... .. ... ... ... ... .. ... ... ... ... .. ... ... 105

1.11.2

LCS Grant toLinecardCellLatency .. ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 105

1.11.3

Celllatency Through anEmpty System .. ... .. ... ... ... ... .. ... ... ... ... .. ... ... 106

1.11.4

LCS Hole Requestto HoleGrant Latency ... .. ... ... ... ... .. ... ... ... ... .. ... ... 107

1.12 ETT1 Diagnostics ......... ........... ........... .......... ........ 108

1.12.1

DeviceTests ... ... ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 108

1.12.2

AIB Link Tests . ... ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 109

1.12.3

Linecardto ETT1 Link Diagnostics ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 109

1.12.4

ETT1Internal Datapath Tests ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 113

2

Dataslice . ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. .. ... .. 115

2.1

Dataslice Blocks.......... ........... ........... .......... ........ 115

2.1.1

OOB Interface and Control/Status Registers . .. ... ... ... ... .. ... ... ... ... .. ... ... 117

2.1.2

DatasliceCell Flow . ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 117

2.2

8B/10B Interface .......... ........... ........... .......... ........ 118

2.3

DatasliceRegisters ....... ........... ........... .......... ........ 119

2.3.1

DatasliceSummary ... .. ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 119

2.3.2

DatasliceRegister Descriptions . . ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 121

2.4

Dataslice Signal Descriptions .......... ........... .......... ........ 136