Wolfson Microelectronics

10

WM5628L, WM5628

A1

A2

A0

RNG

D7

D6

D5

D4

D3

D2

D1

D0

1

2

3

4

5

6

7

8

9

10

11

12

CLK

Data

Load

LDAC

A1

A2

A0

RNG

D7

D6

D5

D4

D3

D2

D1

D0

1

2

3

4

5

6

7

8

9

10

11

12

CLK

Data

Load

LDAC

Figure 4. LDAC controlled update using 8-bit serial word.

Figure 3. Load controlled update (LDAC = 0) using 8-bit serial word.

Figure 1. Load controlled update (LDAC = 0)

Timing Diagrams

Figure 2. LDAC controlled update

CLK

Data

Load

LDAC

A2

A1

A0

RNG

D7

D6

D5

D4

D3

D2

D1

D0

1

2

3

4

5

6

7

8

9

10

11

12

CLK

Data

Load

LDAC

A2

A1

A0

RNG

D7

D6

D5

D4

D3

D2

D1

D0

1

2

3

4

5

6

7

8

9

10

11

12