データ・シート

Bipolar Analog Integrated Circuit

バイポーラアナログ集積回路

µ

PC832,4062

資料番号

G13980JJ3V0DS00（第３版）

（旧資料番号 IC-6677）

発行年月 January 1999

N

CP（K）

本資料の内容は，後日変更する場合があります。

低消費電力J-FET入力デュアル演算増幅回路

本文欄外の

印は，本版で改訂された主な箇所を示しています。

電力と±２Vからの低電圧動作を実現した，画期的なJ-FET入力オペアンプです。J-FET入力となっておりますので，

入力インピーダンスが高く，またAC特性も従来の低消費電力オペアンプに比較し，大幅に改善されています。したが

って，バッテリ動作の各種電子機器における増幅回路や，アクティブ・フィルタなどの応用回路に最適です。

 使用セット，動作周囲温度に応じて通信工業用のμPC832と一般用のμPC4062があります。

 またシリーズ品として，同一回路構成でシングル・タイプのμPC831, 4061，クワッド・タイプのμPC834, 4064も

あります。

特  徴

○入力オフセット電圧

±２mV（TYP.）

○入力バイアス電流

10 pA（TYP.）

○スルーレート

３V/μs（TYP.）

○ゼロクロス周波数

１MHz（TYP.）

○回路電流

400 μA（TYP.）

○±２Vから動作します。

○位相補正回路を内蔵しています。

○出力短絡保護回路を内蔵しています。

○標準のデュアル・オペアンプの端子接続（ピン・コン

パチブル）です。

オーダ情報

オーダ名称

パッケージ

μPC832C

８ピン・プラスチックDIP（300 mil）

μPC832G2

８ピン・プラスチックSOP（225 mil）

μPC4062C

８ピン・プラスチックDIP（300 mil）

μPC4062G2

８ピン・プラスチックSOP（225 mil）

等価回路（1/2回路）

端子接続図（Top View）

OUT

μPC832C, 832G2

μPC4062C, 4062G2

1

1

2

3

4

8

7

6

5

＋

−

2

−

＋