HD6432147SW datasheet(353/1140 Pages) RENESAS

353 / 1140 page

11.

16 ビットフリーランニングタイマ（FRT）

320

11.2.3

インプットキャプチャレジスタ A∼D（ICRA∼ICRD）

ビット

初期値

R/W

：

ICR

は、16 ビットのリード専用の 4 本のレジスタ（ICRA∼ICRD）から構成されます。

インプットキャプチャ信号入力端子（FTIA∼FTID）の立ち上がりまたは立ち下がりエ

ッジが検出されると、そのときの FRC の値が ICRA∼ICRD に転送されます。このとき同

時に､TCSR のインプットキャプチャフラグ（ICFA∼ICFD）が 1 にセットされます。入力

信号のエッジは、TCR のインプットエッジセレクトビット（IEDGA∼IEDGD）により選

択できます。

また、ICRC、ICRD は、TCR のバッファイネーブル A、B ビット（BUFEA、BUFEB）

により、それぞれ ICRA、ICRB のバッファレジスタとして使用し、バッファ動作を行わせ

ることもできます。

ICRC

を ICRA のバッファレジスタとして指定した場合（BUFEA＝1）の接続を

図 11.2

に示します。ICRC を ICRA のバッファとして使用した場合、外部入力信号の変化として

IEDGA

≠IEDGC と設定することにより、立ち上がり／立ち下がり両方のエッジを指定す

ることができます。IEDGA＝IEDGC の場合には立ち上がりまたは立ち下がりエッジのい

ずれかとなります。

表 11.3 を参照してください。

【注】 FRC から ICR への転送は ICF の値にかかわらず行われます。

エッジ検出および

キャプチャ信号

発生回路

ICRC

BUFEA

IEDGA

IEDGC

FTIA

ICRA

FRC

図 11.2 バッファ動作（例）

HD6432147SW Datasheet(PDF) 353 Page - Renesas Technology Corp