HD6432147SW datasheet(389/1140 Pages) RENESAS

389 / 1140 page

12.

8 ビットタイマ（TMR）

356

12.1.2

ブロック図

ビットタイマ（TMR0、TMR1）のブロック図を

図 12.1 に示します。

TMRX

、TMRY も同様の構成ですが、カスケード接続はできません。また、TMRX には

インプットキャプチャ機能が追加されています。詳細は

「第 13 章タイマコネクション」

を参照してください。

外部クロック

内部クロック TMR0

φ／8, φ／2

φ／64, φ／32

φ／1024,φ／256

クロック1

クロック0

コンペアマッチA1

コンペアマッチA0

クリア1

CMIA0

CMIB0

OVI0

CMIA1

CMIB1

OVI1

割込み信号

TMO0

TMRI0

内

部

バ

ス

TCORA0

比較器A0

比較器B0

TCORB0

TCSR0

TCR0

TCORA1

比較器A1

TCNT1

比較器B1

TCORB1

TCSR1

TCR1

TMCI0

TMCI1

TCNT0

オーバフロー1

オーバフロー0

コンペアマッチB1

コンペアマッチB0

TMO1

TMRI1

クロック選択

コントロール

ロジック

クリア0

TMR1

φ／8, φ／2

φ／64, φ／128

φ／1024,φ／2048

TMRX

φ／2

φ／4

TMRY

φ／4

φ／256

φ／2048

図 12.1 8 ビットタイマのブロック図

HD6432147SW Datasheet(PDF) 389 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 389 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL