HD6432147SW datasheet(402/1140 Pages) RENESAS

402 / 1140 page

12.

8 ビットタイマ（TMR）

369

12.2.6

シリアルタイマコントロールレジスタ（STCR）

IICS

R/W

IICX1

R/W

IICX0

R/W

IICE

R/W

FLSHE

R/W

ICKS0

R/W

―

R/W

ICKS1

R/W

ビット

初期値

R/W

：

STCR

は 8 ビットのリード／ライト可能なレジスタで、レジスタアクセスの制御、IIC

の動作モードの制御（IIC 内蔵オプションの場合）、内蔵フラッシュメモリの制御（F-ZTAT

版の場合）、TCNT の入力クロックの選択を行います。8 ビットタイマ以外の詳細は、

「3.2.4

シリアルタイマコントロールレジスタ（STCR）」および各モジュールの説明を参照して

ください。STCR で制御するモジュールを使用しない場合は、当該ビットに 1 をライトし

ないでください。

STCR

はリセットまたはハードウェアスタンバイモード時に H'00 に初期化されます。

ビット 7∼4：I

2C コントロール（IICS、IICX1、IICX0、IICE）

ポート A のバスバッファ機能および IIC 内蔵オプションの場合、I

2C バスインタフェー

スの動作などを制御するビットです。詳しくは

「16.2.7 シリアルタイマコントロールレ

ジスタ（STCR）」を参照してください。

ビット 3：フラッシュメモリコントロールレジスタイネーブル（FLSHE）

フラッシュメモリの制御レジスタ、低電圧電力状態の制御レジスタおよび周辺モジュー

ルの制御レジスタの CPU アクセスを制御するビットです。詳しくは

「3.2.4 シリアルタ

イマコントロールレジスタ（STCR）」を参照してください。

ビット 2：リザーブビット

リザーブビットです。1 をセットしないでください。

ビット 1、0：インターナルクロックソースセレクト 1、0（ICKS1、ICKS0）

TCR

の CKS2∼CKS0 ビットと共に、TCNT に入力するクロックを選択します。詳細は

「12.2.4 タイマコントロールレジスタ（TCR）」を参照してください。

HD6432147SW Datasheet(PDF) 402 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 402 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL