HD6432147SW datasheet(299/1140 Pages) RENESAS

299 / 1140 page

I/O ポート

266

P90

端子は、WSCR の ABW ビットを 0 にクリアすると、P90DDR による入出力の方向

は無視され、バス制御出力（LWR）となります。 ABW ビットを 1 にセットした状態では、

P90DDR

を 1 にセットすると出力ポート、0 にクリアすると入力ポートになります。

（b）モード 2、3（EXPE＝0）

P9DDR

を 1 にセットすると P96 端子はφ出力端子、P97、P95∼P90 端子は出力ポートと

なります。P9DDR を 0 にクリアすると各端子は入力ポートになります。

（2）ポート 9 データレジスタ（P9DR）

P97DR

R/W

P96DR

―*

P95DR

R/W

P94DR

R/W

P93DR

R/W

P90DR

R/W

P92DR

R/W

P91DR

R/W

ビット

初期値

R/W

：

【注】* P96端子の状態により決定されます。

P9DR

は、8 ビットのリード／ライト可能なレジスタで、ポート 9 の各端子（P97∼P90）

の出力データを格納します。P96 以外では、P9DDR が 1 のときポート 9 のリードを行うと、

P9DR

の値を直接リードします。そのため端子の状態の影響を受けません。P9DDR が 0 の

ときポート 9 のリードを行うと、端子の状態が読み出されます。

P9DR

は、リセットまたはハードウェアスタンバイモードでは H'00 に初期化されます。

ソフトウェアスタンバイモードでは、直前の状態を保持します。

8.10.3

端子機能

ポート 9 は、割り込み入力端子（IRQ0∼IRQ2）、A/D 変換器の入力端子（ADTRG）、

HIF

の入力端子（ECS2、CS1、IOW、IOR）、IIC0 の入出力端子（SDA0）、サブクロック

入力端子（EXCL）、バス制御信号入出力端子（AS/IOS、RD、HWR、LWR、WAIT）お

よびシステムクロック（φ）出力端子と兼用になっています。モード 1、2、3（EXPE＝1）

の拡張モードとモード 2、3（EXPE＝0）シングルチップモードでは端子機能が異なります。

ポート 9 の端子機能を

表 8.21 に示します。

HD6432147SW Datasheet(PDF) 299 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 299 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL