HD6432147SW datasheet(309/1140 Pages) RENESAS

309 / 1140 page

I/O ポート

276

8.12.2

レジスタ構成

表 8.25 にポート B のレジスタ構成を示します。

表 8.25 ポート B レジスタ構成

名称

略称

R/W

初期値

アドレス*

ポート B データディレクションレジスタ

PBDDR

H'00

H'FFBE*

ポート B 出力データレジスタ

PBODR

R/W

H'00

H'FFBC

ポート B 入力データレジスタ

PBPIN

不定

H'FFBD*

【注】

アドレスの下位 16 ビットを示しています。

*2 PBDDR

は P7PIN と同じアドレスです。

*3 PBPIN

は P8DDR と同じアドレスです。

（1）ポート B データディレクションレジスタ（PBDDR）

PB7DDR

PB6DDR

PB5DDR

PB4DDR

PB3DDR

PB0DDR

PB2DDR

PB1DDR

ビット

初期値

R/W

：

PBDDR

は、8 ビットのライト専用レジスタで、ポート B の各端子の入出力をビットご

とに指定します。 PBDDR は P7PIN と同じアドレスであり、リードするとポート 7 の端子

状態が読み出されます。

PBDDR

を 1 にセットすると対応するポート B の各端子は出力となり、0 にクリアする

と入力になります。

PBDDR

は、リセットまたはハードウェアスタンバイモードでは H'00 に初期化されます。

ソフトウェアスタンバイモードでは、直前の状態を保持します。

（a）モード 1、2、3（EXPE＝1）

WSCR

の ABW ビットを 0 にクリアすると、PBDDR による入出力の方向は無視され、

自動的にデータ入出力（D7∼D0）となります。 ABW ビットを 1 にセットした状態では、

PBDDR

を 1 にセットすると対応するポート B の各端子は出力ポートとなり、0 にクリア

すると入力ポートになります。

また、リセット、ハードウェアスタンバイモードまたはソフトウェアスタンバイモード

時には、データ入出力はハイインピーダンス状態になります。

HD6432147SW Datasheet(PDF) 309 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 309 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL