 |
Electronic Components Datasheet Search |
|
|
Electronic Components Datasheet Search |
|
CS1258 Datasheet(PDF) 39 Page - Core Technology (Shenzhen) Co., Ltd. |
|
|
|||||||||||||||||||||||||||||
CS1258 Datasheet(HTML) 39 Page - Core Technology (Shenzhen) Co., Ltd. |
|
|
39 / 40 page  C CS S1 12 25 58 8 芯 芯片 片用 用户 户手 手册 册 V V0 0..2 2 保 保密 密文 文档 档 版 版权 权所 所有 有， ，侵 侵权 权必 必究 究 芯 芯海 海科 科技 技（ （深 深圳 圳） ）股 股份 份有 有限 限公 公司 司 第 第 3399 页 页 ， ，共 共 4400 页 页 4).数据字节之间的时间 t1 要大于等于 2 个系统时钟周期； 5).最后一个字节的 LSB 传送完毕，C S ______ 由低变高结束数据传输。SCLK 下降沿和CS ______ 上升 沿之间的时间 t2 要大于等于 2 个系统时钟周期。 注意：有写保护功能的寄存器在写操作之前要先写入写使能命令。 图 6.3 写操作时序 表 6.2 三线串行通讯接口时序表 (VDD=3V, GND=0V, Fosc=5.96MHz,常温) 名称 解释 Min Typ Max Unit t1 数据字节之间 SCLK 维持低电平的时间 2*sysclk - - ns t2 最后一个 SCLK 下降沿与 CS 上升沿之间的时间间隔 2*sysclk - - ns t3 CS 下降沿之前 SCLK 保持为低的时间 5 - - ns t4 CS 上升沿之后 SCLK 保持为低的时间 5 - - ns t5 在 SCLK 上升沿之前，SDA 上有效数据的建立时间 5 - - ns t6 在 SCLK 下降沿之后，SDA 上有效数据的保持时间 sysclk - - ns t7 在 SCLk 上升沿之后，SDO 能稳定输出所需要的时间 50 - - ns t8 SCLK 的高电平宽度 2*sysclk - 170 us t9 SCLK 的低电平宽度 2*sysclk - 680 us |
|
Link URL |
| Does ALLDATASHEET help your business so far? [ DONATE ] |
About Alldatasheet | Advertisement | Contact us | Privacy Policy | Link to Datasheet | Link Exchange | Manufacturer List All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
English ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
