PEF24902 datasheet(4/52 Pages) INFINEON

4 / 52 page

PEB 24902

PEF 24902

Table of Contents

Page

Data Sheet

Rev. 1, 2004-05-28

1Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

1.1

Features of the IEC-4-AFE-X Version 3.2 . . . . . . . . . . . . . . . . . . . . . . . . . . 8

1.2

Application Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.3

Infineon´s IC Family for Splitterless FDD ADSL over ISDN . . . . . . . . . . . . . 9

1.4

Related Documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.5

Not Supported . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.1

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.2

Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.3

Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.3.1

General Aspects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.3.2

Pin Description: Changes to AFE V2.1 . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.3.3

Pin Description: Complete List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

3.1

Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

3.2

Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

3.2.1

Specification of the PLL and the 15.36 MHz Master Clock (Pin CL15) . 21

3.2.2

Specification of the Crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

3.3

Analog Line Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

3.3.1

Analog-to-Digital Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

3.3.2

Range Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

3.3.3

Digital Low-Pass Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

3.3.4

Digital-to-Analog Converter and Linedriver . . . . . . . . . . . . . . . . . . . . . . 28

3.3.5

Analog Loop-Back Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

3.3.6

Level Detect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

3.4

Digital Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

3.4.1

Frame Structure on the Digital Interface in the 2B1Q Mode . . . . . . . . . 32

3.4.2

Frame Structure on the Digital Interface in the 4B3T Mode . . . . . . . . . 32

3.4.3

Propagation Delay in Transmit Direction . . . . . . . . . . . . . . . . . . . . . . . . 33

3.5

Serial Control Interface (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

3.5.1

General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

3.5.2

SCI System Configuration

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

3.5.3

SCI Physical Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

3.5.4

IEC-4-AFE-X Version 3.2 Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

3.6

Boundary Scan Test Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Operational Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

4.1

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

4.2

Power-on-Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

4.3

Power Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

4.4

Power Consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

4.5

Initialization and Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

PEF24902 Datasheet(PDF) 4 Page - Infineon Technologies AG

PEF24902 Datasheet(HTML) 4 Page - Infineon Technologies AG

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52

Datasheet Download

Link URL