HD6432147SW datasheet(371/1140 Pages) RENESAS

371 / 1140 page

11.

16 ビットフリーランニングタイマ（FRT）

338

11.3.3

FRC のクリアタイミング

FRC

は、コンペアマッチ A でクリアすることができます。このタイミングを

図 11.6 に

示します。

FRC

H'0000

コンペア

マッチA信号

図 11.6 コンペアマッチ A によるクリアタイミング

11.3.4

インプットキャプチャ入力タイミング

（1）インプットキャプチャ入力タイミング

インプットキャプチャ入力は、TCR の IEDGA∼D ビットで立ち上がりエッジ／立ち下

がりエッジを選択します。立ち上がりエッジを選択した（IEDGA∼D＝1）場合のタイミ

ングを

図 11.7 に示します。

インプットキャプチャ

入力端子

インプットキャプチャ

信号

図 11.7 インプットキャプチャ信号タイミング（通常時）

また、ICRA∼D のリード時に、対応するインプットキャプチャ入力を入力するとイン

プットキャプチャ信号は 1 システムクロック（φ）遅延されます。

このタイミングを

図 11.8

に示します。

HD6432147SW Datasheet(PDF) 371 Page - Renesas Technology Corp