HD6432147SW datasheet(374/1140 Pages) RENESAS

374 / 1140 page

11.

16 ビットフリーランニングタイマ（FRT）

341

11.3.5

インプットキャプチャフラグ（ICFA∼D）のセットタイミング

インプットキャプチャ入力により ICFA∼D は 1 にセットされ、同時に FRC の値が対応

する ICRA∼ICRD に転送されます。このタイミングを

図 11.11 に示します。

インプット

キャプチャ信号

ICFA

∼ICFD

ICRA

∼ICRD

FRC

図 11.11 ICFA∼D のセットタイミング

11.3.6

アウトプットコンペアフラグ（OCFA、B）のセットタイミング

OCFA

、B は、OCRA、B と FRC の値が一致したとき出力されるコンペアマッチ信号に

より 1 にセットされます。コンペアマッチ信号は、値が一致した最後のステート（FRC が

一致したカウント値を更新するタイミング）で発生します。

FRC

と OCRA、B が一致した後、カウントアップクロックが発生するまでコンペアマッ

チ信号は発生しません。OCFA、B のセットタイミングを

図 11.12 に示します。

コンペアマッチ信号

OCFA

、B

OCRA

、BN

FRC

＋1

図 11.12 OCF セットタイミング

HD6432147SW Datasheet(PDF) 374 Page - Renesas Technology Corp