HD6432147SW datasheet(373/1140 Pages) RENESAS

373 / 1140 page

11.

16 ビットフリーランニングタイマ（FRT）

340

ICRC

または ICRD をバッファレジスタとして使用した場合でも、インプットキャプチ

ャフラグは、各インプットキャプチャ入力の指定されたエッジ変化に対応してセットされ

ます。例えば、ICRC を ICRA のバッファレジスタとして使用しているときでも、インプ

ットキャプチャ入力に IEDGC ビットで指定したエッジ変化があると ICFCがセットされ、

ICIEC

ビットがセットされていれば割込み要求が発生します。ただし、この場合は、FRC

の値は ICRC には転送されません。

また、バッファ動作の場合も、インプットキャプチャ信号が発生するタイミングで、デ

ータ転送レジスタ（ICRA と ICRC または ICRB と ICRD）のリードが行われると、インプ

ットキャプチャ信号は、1 システムクロック（φ）遅延されます。BUFEA＝1 のときのタ

イミングを

図 11.10 に示します。

インプット

キャプチャ信号

FTIA

CPU

のICRAまたはICRCのリードサイクル

図 11.10 バッファレジスタ動作時のインプットキャプチャタイミング

（ICRA または ICRC のリード時に、インプットキャプチャ入力を入力した場合）

HD6432147SW Datasheet(PDF) 373 Page - Renesas Technology Corp