HD6432147SW datasheet(484/1140 Pages) RENESAS

484 / 1140 page

15.

シリアルコミュニケーションインタフェース（SCI、IrDA）

451

ビット 1、0：クロックセレクト 1、0（CKS1、CKS0）

内蔵ボーレートジェネレータのクロックソースを選択します。CKS1、CKS0 ビットの設

定により、φ、φ／4、φ／16、φ／64 の 4 種類からクロックソースを選択できます。

クロックソースと、ビットレートレジスタの設定値、およびボーレートの関係について

は、

｢15.2.8 ビットレートレジスタ（BRR）｣を参照してください。

ビット 1

ビット 0

説明

CKS1

CKS0

φクロック

（初期値）

φ／4 クロック

φ／16 クロック

φ／64 クロック

15.2.6

シリアルコントロールレジスタ（SCR）

TIE

R/W

RIE

R/W

MPIE

R/W

CKE0

R/W

TEIE

R/W

CKE1

R/W

ビット

初期値

R/W

：

SCR

は、SCI の送信／受信動作、調歩同期式モードでのシリアルクロック出力、割込み

要求の許可または禁止、および送信／受信クロックソースの選択を行うレジスタです。

SCR

は、常に CPU によるリード／ライトが可能です。

SCR

は、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、サブ

スリープモード、またはモジュールストップモード時に H'00 に初期化されます。

ビット 7：トランスミットインタラプトイネーブル（TIE）

TDR

から TSR へシリアル送信データが転送され SSR の TDRE フラグが 1 にセットされ

たときに、送信データエンプティ割込み（TXI）要求の発生を許可または禁止します。

ビット 7

説明

TIE

送信データエンプティ割込み（TXI）要求の禁止*

（初期値）

送信データエンプティ割込み（TXI）要求の許可

【注】

TX I

割込み要求の解除は、TDRE フラグから 1 をリードした後、0 にクリアするか、ま

たは TIE ビットを 0 にクリアすることで行うことができます。

HD6432147SW Datasheet(PDF) 484 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 484 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL