HD6432147SW datasheet(487/1140 Pages) RENESAS

487 / 1140 page

15.

シリアルコミュニケーションインタフェース（SCI、IrDA）

454

ビット 2：トランスミットエンドインタラプトイネーブル（TEIE）

MSB

データ送出時に有効な送信データが TDR にないとき、送信終了割込み（TEI）要

求の発生を許可または禁止します。

ビット 2

説明

TEIE

送信終了割込み（TEI）要求を禁止*

（初期値）

送信終了割込み（TEI）要求を許可*

【注】

TEI

の解除は、SSR の TDRE フラグから 1 をリードした後、0 にクリアして TEND フラ

グを 0 にクリアするか、TEIE ビットを 0 にクリアすることで行うことができます。

ビット 1、0：クロックイネーブル 1、0（CKE1、CKE0）

SCI

のクロックソースの選択、および SCK 端子からのクロック出力の許可または禁止を

設定します。CKE1 ビットと CKE0 ビットの組み合わせによって SCK 端子を入出力ポート

にするか、シリアルクロック出力端子にするか、またはシリアルクロック入力端子にする

かが決まります。

ただし、CKE0 ビットの設定は調歩同期式モードで内部クロック動作（CKE1＝0）時の

み有効です。クロック同期式モードのとき、および外部クロック動作（CKE1＝1）の場合

は CKE0 ビットの設定は無効です。また、SMR で SCI の動作モードを決定する前に、CKE1、

CKE0

の設定を行ってください。

SCI

のクロックソースの選択についての詳細は

「15.3 動作説明」の表 15.9 を参照して

ください。

ビット 1

ビット 0

説明

CKE1

CKE0

調歩同期式モード

内部クロック／SCK 端子は入出力ポート*

クロック同期式モード内部クロック／SCK 端子は同期クロック出力*

調歩同期式モード

内部クロック／SCK 端子はクロック出力*

クロック同期式モード内部クロック／SCK 端子は同期クロック出力

調歩同期式モード

外部クロック／SCK 端子はクロック入力*

クロック同期式モード外部クロック／SCK 端子は同期クロック入力

調歩同期式モード

外部クロック／SCK 端子はクロック入力*

クロック同期式モード外部クロック／SCK 端子は同期クロック入力

【注】

初期値

ビットレートと同じ周波数のクロックを出力

ビットレートの 16 倍の周波数のクロックを入力

HD6432147SW Datasheet(PDF) 487 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 487 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL