HD6432147SW datasheet(488/1140 Pages) RENESAS

488 / 1140 page

15.

シリアルコミュニケーションインタフェース（SCI、IrDA）

455

15.2.7

シリアルステータスレジスタ（SSR）

TDRE

R/(W)*

RDRF

R/(W)*

ORER

R/(W)*

FER

R/(W)*

PER

R/(W)*

MPBT

R/W

TEND

MPB

ビット

初期値

R/W

【注】* フラグをクリアするための0ライトのみ可能です。

：

SCI

の動作状態を示すステータスフラグと、マルチプロセッサビットを内蔵した 8 ビッ

トのレジスタです。

SSR

は常に CPU からリード／ライトできます。ただし、TDRE、RDRF、ORER、PER、

FER

の各フラグへ 1 をライトすることはできません。また、これらを 0 にクリアするため

には、あらかじめ 1 をリードしておく必要があります。また、TEND フラグおよび MPB

フラグはリード専用であり、ライトすることはできません。

SSR

は、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、サブ

スリープモード、またはモジュールストップモード時に H'84 に初期化されます。

ビット 7：トランスミットデータレジスタエンプティ（TDRE）

TDR

から TSR にデータ転送が行われ、TDR に次のシリアル送信データをライトするこ

とが可能になったことを示します。

ビット 7

説明

TDRE

［クリア条件］

（1）TDRE＝1 の状態をリードした後、0 をライトしたとき

（2）TXI 割込み要求による DTC で TDR へデータをライトしたとき

［セット条件］

（初期値）

（1）SCR の TE ビットが 0 のとき

（2）TDR から TSR にデータ転送が行われ、TDR にデータライトが可能になっ

たとき

HD6432147SW Datasheet(PDF) 488 Page - Renesas Technology Corp

HD6432147SW Datasheet(HTML) 488 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL