HD6432147SW datasheet(492/1140 Pages) RENESAS

492 / 1140 page

15.

シリアルコミュニケーションインタフェース（SCI、IrDA）

459

ビット 0：マルチプロセッサビットトランスファ（MPBT）

調歩同期式モードで送信をマルチプロセッサフォーマットで行うときに、送信データに

付加するマルチプロセッサビットを格納します。

マルチプロセッサフォーマットではないとき、あるいは送信でないとき、およびクロッ

ク同期式モードには MPBT ビットの設定は無効です。

ビット 0

説明

MPBT

マルチプロセッサビットが 0 のデータを送信したとき

（初期値）

マルチプロセッサビットが 1 のデータを送信したとき

15.2.8

ビットレートレジスタ（BRR）

R/W

ビット

初期値

R/W

：

BRR

は、SMR の CKS1、CKS0 ビットで選択されるボーレートジェネレータの動作クロ

ックとあわせて、シリアル送信／受信のビットレートを設定する 8 ビットのレジスタです。

BRR

は、常に CPU によるリード／ライトが可能です。

BRR

は、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、サ

ブスリープモード、またはモジュールストップモード時に H'FF に初期化されます。

なお、チャネルごとにボーレートジェネレータの制御が独立していますので、それぞれ

異なる値を設定することができます。

表 15.3 に調歩同期式モードの BRR の設定例を表 15.4 にクロック同期式モードの BRR

の設定例を示します。

HD6432147SW Datasheet(PDF) 492 Page - Renesas Technology Corp