UPSD3312D datasheet(12/272 Pages) STMICROELECTRONICS

12 / 272 page

Obsolete

Product(s)

- Obsolete

Product(s)

Obsolete

Product(s)

- Obsolete

Product(s)

List of tables

UPSD33xx

12/272

Doc ID 9685 Rev 7

Table 49.

Number of MCU_CLK periods required to optimize bus transfer rate . . . . . . . . . . . . . . . . 88

Table 50.

WDKEY: Watchdog Timer Key register (SFR AEh, reset value 55h) . . . . . . . . . . . . . . . . . 92

Table 51.

WDKEY register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

Table 52.

WDRST: Watchdog Timer Reset Counter register (SFR A6h, reset value 00h). . . . . . . . . 92

Table 53.

WDRST register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Table 54.

TCON: Timer Control register (SFR 88h, reset value 00h). . . . . . . . . . . . . . . . . . . . . . . . . 95

Table 55.

TCON register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Table 56.

TMOD: Timer Mode register (SFR 89h, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . 97

Table 57.

TMOD register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

Table 58.

T2CON: Timer 2 Control register (SFR C8h, reset value 00h) . . . . . . . . . . . . . . . . . . . . . 100

Table 59.

T2CON register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

Table 60.

Timer/counter 2 operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

Table 61.

Commonly used baud rates generated from Timer 2 (T2CON = 34h) . . . . . . . . . . . . . . . 103

Table 62.

UART operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

Table 63.

SCON0: Serial Port UART0 Control register (SFR 98h, reset value 00h) . . . . . . . . . . . . 108

Table 64.

SCON0 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

Table 65.

SCON1: Serial Port UART1 Control register (SFR D8h, reset value 00h) . . . . . . . . . . . . 109

Table 66.

SCON1 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

Table 67.

Commonly used baud rates generated from Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

Table 68.

IRDACON register (SFR CEh, Reset Value 0Fh) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

Table 69.

RDACON register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

Table 70.

Recommended CDIV[4:0] values to generate SIRClk

(default CDIV[4:0] = 0Fh, 15 decimal) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

Table 71.

Serial Control register S1CON (SFR DCh, Reset Value 00h) . . . . . . . . . . . . . . . . . . . . . 128

Table 72.

S1CON register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

Table 73.

Selection of the SCL frequency in Master mode based on fOSC examples . . . . . . . . . . . 129

Table 74.

S1STA: I2C Interface Status register (SFR DDh, reset value 00h). . . . . . . . . . . . . . . . . . 130

Table 75.

S1STA register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

Table 76.

S1DAT: I2C Data Shift register (SFR DEh, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . 131

Table 77.

S1DAT register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

Table 78.

S1ADR: I2C Address register (SFR DFh, reset value 00h) . . . . . . . . . . . . . . . . . . . . . . . 131

Table 79.

S1ADR register bit definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

Table 80.

S1SETUP: I2C START Condition Sample Setup register (SFR DBh, reset value 00h) . . 132

Table 81.

S1SETUP register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

Table 82.

Number of I2C bus samples taken after 1-to-0 transition on SDA (START condition) . . . 133

Table 83.

Start condition hold time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

Table 84.

S1SETUP examples for various I2C bus speeds and oscillator frequencies . . . . . . . . . . 134

Table 85.

SPICON0: Control register 0 (SFR D6h, Reset Value 00h) . . . . . . . . . . . . . . . . . . . . . . . 147

Table 86.

SPICON0 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

Table 87.

SPICON1: SPI Interface Control register 1 (SFR D7h, Reset Value 00h) . . . . . . . . . . . . 148

Table 88.

SPICON1 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

Table 89.

SPICLKD: SPI Prescaler (Clock Divider) register (SFR D2h, Reset Value 04h) . . . . . . . 148

Table 90.

SPICLKD register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

Table 91.

SPISTAT: SPI Interface Status register (SFR D3h, Reset Value 02h) . . . . . . . . . . . . . . . 149

Table 92.

SPISTAT register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

Table 93.

ACON register (SFR 97h, Reset Value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

Table 94.

ACON register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

Table 95.

ADCPS register bit definition (SFR 94h, Reset Value 00h) . . . . . . . . . . . . . . . . . . . . . . . 152

Table 96.

ADAT0 register (SFR 95H, Reset Value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Table 97.

ADAT1 register (SFR 96h, Reset Value 00h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Table 98.

PCA0 and PCA1 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

Table 99.

CCON2 register (SFR 0FBh, Reset Value 10h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

UPSD3312D Datasheet(PDF) 12 Page - STMicroelectronics

UPSD3312D Datasheet(HTML) 12 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL