PEB20321 datasheet(13/366 Pages) INFINEON

13 / 366 page

PEB 20321

PEF 20321

Data Sheet

2001-02-14

Figure 40

Example of TMB Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

Figure 41

Example of TMR Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

Figure 42

Example of TMR Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

Figure 43

Example of Data Transfer Synchronization in TMA mode . . . . . . . . . 112

Figure 44

Example of TMA Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

Figure 45

Example of TMA Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

Figure 46

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

Figure 47

Example of TMA Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

Figure 48

Example of TMA Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

Figure 49

Example of V.110/X.30 Transmit Mode . . . . . . . . . . . . . . . . . . . . . . . 123

Figure 50

Receiver States in V.110/X.30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

Figure 51

Example of V.110/X.30 Receive Mode . . . . . . . . . . . . . . . . . . . . . . . 132

Figure 52

Example of V.110/X.30 Receive Mode . . . . . . . . . . . . . . . . . . . . . . . 133

Figure 53

Loss of Synchronism in V.110/X.30 . . . . . . . . . . . . . . . . . . . . . . . . . . 134

Figure 54

Master Single READ Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

Figure 55

Master Burst WRITE/READ Access . . . . . . . . . . . . . . . . . . . . . . . . . 143

Figure 56

Local Bus Interface Block Structure . . . . . . . . . . . . . . . . . . . . . . . . . . 145

Figure 57

LBI Mailbox Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

Figure 58

Multiplexed Bus Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

Figure 59

Demultiplexed Bus Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Figure 60

Memory Cycle Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

Figure 61

LRDY Controlled Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

Figure 62

External Bus Arbitration (Releasing the Bus). . . . . . . . . . . . . . . . . . . 157

Figure 63

External Bus Arbitration (Regaining the Bus) . . . . . . . . . . . . . . . . . . 158

Figure 64

Connection of the Master and Slave Bus Arbitration Signals . . . . . . 160

Figure 65

Bus Arbitration Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

Figure 66

Registers and Port Pins Associated with the SSC . . . . . . . . . . . . . . . 174

Figure 67

Synchronous Serial Channel SSC Block Diagram. . . . . . . . . . . . . . . 175

Figure 68

Serial Clock Phase and Polarity Options . . . . . . . . . . . . . . . . . . . . . . 177

Figure 69

SSC Full Duplex Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

Figure 70

SSC Half Duplex Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181

Figure 71

SSC Error Interrupt Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186

Figure 72

8 S/T Interfaces realized by one MUNICH32X and two QUAT®-S . . 189

Figure 73

IOM®-2 Interface with 2.048 Mbit/s Data Rate . . . . . . . . . . . . . . . . . 191

Figure 74

Monitor Handshake Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

Figure 75

Monitor Handshake Timing in General . . . . . . . . . . . . . . . . . . . . . . . 196

Figure 76

Tx Polling Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231

Figure 77

Interrupt Queue Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232

Figure 78

General Purpose Bus I/O and Alternate LBI/SSC Functions . . . . . . . 238

Figure 79

Serial PCM Core Control and Configuration Block (CCB) . . . . . . . . . 274

Figure 80

LBI Control and Configuration Block (LCCB) . . . . . . . . . . . . . . . . . . . 275

Figure 81

Serial PCM Core Action Specification . . . . . . . . . . . . . . . . . . . . . . . . 278

Figure 82

Interrupt Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

PEB20321 Datasheet(PDF) 13 Page - Infineon Technologies AG

PEB20321 Datasheet(HTML) 13 Page - Infineon Technologies AG

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL