March 13, 2013   |  FINAL DATASHEET

4

IR3535 

Synchronous Buck Converter Driver 

PIN DESCRIPTIONS 

PIN #

PIN NAME

PIN DESCRIPTION

1 

BBR# 

3.3V logic level input, 7V tolerant, with internal weak pull‐up to 3.3V. Logic “Low” to disable both 

MOSFETs. Pulling BBR# low momentarily after VCC passes its UVLO threshold activates the Diode 

Emulation Mode.  

2 

LGND 

Ground for control logic and analog circuits. IC substrate is connected to this pin. 

3 

REFIN 

Reference  voltage  input  from  the  PWM  controller.  The  current  sense  signal  is  referenced  to  the 

voltage on this pin. Connect to LGND if the current sense amplifier is not used. 

4 

IOUT 

sense amplifier is not used. 

5 

CSIN‐ 

Inverting input to the current sense amplifier. Connect to LGND if the current sense amplifier is not 

used. 

6 

CSIN+ 

Non‐Inverting input to the current sense amplifier. Connect to LGND if the current sense amplifier 

is not used. 

7 

VCC 

Bias voltage for control logic and analog functions.  

8 

PVCC 

Voltage  for  low‐side  MOSFET  driver.  Internal bootstrap  synchronous  PFET  is  connected  from  this 

pin to the BOOST pin. Connect a 1uF capacitor between PVCC and PGND. 

9 

GATEL 

Low‐side driver output and input to GATEH non‐overlap comparator. 

10 

PGND 

Return for low side driver and reference for GATEH non‐overlap comparator. 

11 

SW 

Return for high‐side driver and reference for GATEL non‐overlap comparator. 

12 

GATEH 

High‐side driver output and input to GATEL non‐overlap comparator. 

13 

BOOST 

Supply  for  high‐side  driver.  Internal  bootstrap  synchronous  PFET  is  connected  between  this  pin 

and the PVCC pin. Connect a minimum 0.22µF 16Vdc capacitor from BOOST to SW pin. 

14 

VIN 

Power rail input for phase fault detection. 

15 

PHSFLT# 

Open  collector  output  of  the  phase  fault  comparators.  7V  tolerant,  connect  to  an  external 

pull‐up resistor. Output is low when a MOSFET fault or over temperature condition is detected. 

16 

PWM 

3.3V logic level Tri‐state PWM input, 7V tolerant. “High” turns the control MOSFET on, and “Low” 

delay in Body‐Braking™ mode or turns synchronous MOEFET off when the current reaches zero in 

diode emulation mode. See “Theory of Operation” section for further details. 

17 

TGND 

Ground pad for thermal dissipation. Connected to IC substrate. Connect this pad to ground planes 

through four vias.