January  9, 2015   |  V1.2

3

IR3537 

CHL8510

12V High Performance Gate Driver 

FUNCTIONAL BLOCK DIAGRAM 

 

Figure 3: IR3537/CHL8510 Functional Block Diagram 

PIN DESCRIPTIONS 

PIN #

PIN NAME

PIN DESCRIPTION

1 

BOOT 

Floating bootstrap supply pin for the upper gate drive. Connect a bootstrap capacitor between  

this pin and the SWITCH pin. The bootstrap capacitor provides the charge to turn on the upper 

MOSFET. See the Internal Bootstrap Device section under DESCRIPTION for guidance in choosing  

the capacitor value.  

2 

HVCC 

Connect this pin to VCC (+12V) or to a separate supply between 4.5V and 13.2V to provide a lower 

gate drive voltage on the high‐side MOSFETs. It is connected to the anode of the internal bootstrap 

diode. Place a high‐quality low ESR ceramic capacitor from this pin to GND. 

3 

PWM 

The PWM signal is the control input for the driver from a 1.8V or 3.3V PWM signal. The PWM signal 

can enter three distinct states during operation; see the three‐state PWM Input section under 

DESCRIPTION for further details. Connect this pin to the PWM output of the controller. 

4 

VCC 

Connect this pin to a +12V bias supply. Place a high quality low ESR ceramic capacitor from this  

pin to GND. 

5 

LVCC 

Connect this pin to VCC (+12V) or a separate supply voltage between 4.5V and 13.2V to vary the drive 

voltage on the low‐side MOSFETs. Place a high‐quality low ESR ceramic capacitor from this pin to GND.   

This pin must always be ≤ VCC+0.7Vdc. 

6 

LO_GATE 

Lower gate drive output. Connect to gate of the low‐side power N‐Channel MOSFET.  

7 

GND  

Bias and reference ground. All signals are referenced to this node. It is also the power ground return  

of the driver.  

8 

MODE 

This pin allows selection of the PWM signal voltage for 1.8V or 3.3V normal operation. Floating this pin 

configures the driver for IR Active Tri‐Level (ATL) using 1.8V PWM, and connecting this pin to ground 

configures the driver for generic active tri‐state operation using 3.3V PWM. 

9 

SWITCH 

Connect this pin to the SOURCE of the upper MOSFET and the DRAIN of the lower MOSFET. This pin 

provides a return path for the upper gate drive. 

10 

HI_GATE 

Upper gate drive output. Connect to gate of high‐side power N‐Channel MOSFET.  

PAD (11) 

GND 

Bias and reference ground. All signals are referenced to this node. It is also the power ground return 

of the driver. 

POR,

reference

and

Control

Shoot

Through

Control

LVCC

LO_GATE

HI_GATE

GND

SWITCH

PWM

VCC

BOOT

MODE

HVCC