TSI340 datasheet(6/149 Pages) IDT

6 / 149 page

Contents

Tsi340 User Manual

80E3000_MA001_05

Integrated Device Technology

www.idt.com

11.4.14

Subordinate Bus Number Register—Offset 0x18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

11.4.15

Secondary Latency Timer Register—Offset 0x18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

11.4.16

I/O Base Address Register—Offset 0x1C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

11.4.17

I/O Limit Address Register—Offset 0x1C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

11.4.18

Secondary Status Register—Offset 0x1C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

11.4.19

Memory Base Address Register—Offset 0x20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

11.4.20

Memory Limit Address Register—Offset 0x20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

11.4.21

Prefetchable Memory Base Address Register—Offset 0x24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

11.4.22

Prefetchable Memory Limit Address Register—Offset 0x24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

11.4.23

Prefetchable Memory Base Address Upper 32 Bits Register—Offset 0x28 . . . . . . . . . . . . . . . . . . . 119

11.4.24

Prefetchable Memory Limit Address Upper 32 Bits Register—Offset 0x2C . . . . . . . . . . . . . . . . . . . 119

11.4.25

I/O Base Address Upper 16 Bits Register—Offset 0x30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

11.4.26

I/O Limit Address Upper 16 Bits Register—Offset 0x30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

11.4.27

ECP Pointer Register—Offset 0x34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

11.4.28

Interrupt Line Register – Offset 0x3C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

11.4.29

Interrupt Pin Register—Offset 0x3C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

11.4.30

Bridge Control Register—Offset 0x3C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

11.5

Device Specific Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

11.5.1

Subsystem Vendor ID Register — Offset 0x40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

11.5.2

Subsystem ID Register — Offset 0x40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

11.5.3

Chip Control Register/Diagnostic Control — Offset 0x44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

11.5.4

Arbiter Control Register—Offset 0x44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

11.5.5

Memory Read Control Register — Offset 0x48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

11.5.6

Secondary Bus Arbiter Preemption Control Register — Offset 0x4C . . . . . . . . . . . . . . . . . . . . . . . . 129

11.5.7

P_SERR_b Event Disable Register—Offset 0x64 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

11.5.8

Secondary Clock Control Register—Offset 0x68 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

11.5.9

P_SERR_b Status Register — Offset 0x68 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

11.5.10

CLKRUN Register — Offset 0x6C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

11.5.11

Port Option Register — Offset 0x74 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

11.5.12

Capability ID Register—Offset 0x80 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

11.5.13

Next Item Pointer Register—Offset 0x80 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

11.5.14

Power Management Capabilities Register—Offset 0x80 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

11.5.15

Power Management Data Register—Offset 0x84 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

11.5.16

PMCSR_BSE Register — Offset 0x84 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

11.5.17

HS Capability ID Register — Offset 0x90 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

11.5.18

HS Next Item Pointer Register — Offset 0x90 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

11.5.19

HS Control Status Register — Offset 0x90 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

11.5.20

Miscellaneous Control Register — Offset 0xC0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

12. Packaging. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

12.1

Mechanical Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

12.2

Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

12.2.1

Junction-to-Ambient Thermal Characteristics (Theta ja) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

12.2.2

System-level Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

0.0.1

Example on Thermal Data Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

12.3

Moisture Sensitivity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

TSI340 Datasheet(PDF) 6 Page - Integrated Device Technology

TSI340 Datasheet(HTML) 6 Page - Integrated Device Technology

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL