PEF2015 datasheet(3/84 Pages) INFINEON

3 / 84 page

PEF 2015

Semiconductor Group

12.97

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

1.1

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

1.2

Pinning Diagram

(top view) 8

1.3

Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

1.4

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12

1.5

Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14

2.1

Configurable Interface CFI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14

2.2

Serial PCM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14

2.3

Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

2.4

Memory Structure and Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

2.5

Pre-processed Channels, Layer-1 Support . . . . . . . . . . . . . . . . . . . . . . . .17

2.6

Special Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17

Operational Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

3.1

Microprocessor Interface Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

3.2

Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19

3.3

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19

3.4

MICO Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20

3.4.1

PCM-Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20

3.4.2

Configurable Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23

3.4.3

Switching Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

3.4.4

Special Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28

3.5

Initialization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

3.5.1

Hardware Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

3.5.2

MICO Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

3.5.2.1

3.5.2.2

Control Memory Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

3.5.2.3

Initialization of Pre-processed Channels . . . . . . . . . . . . . . . . . . . . .30

3.5.2.4

Initialization of the Upstream Data Memory (DM) Tristate Field . . . .31

3.5.3

Activation of the PCM- and CFI-Interfaces . . . . . . . . . . . . . . . . . . . . . .32

Registers Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33

4.1

4.2

Detailed Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

4.2.1

PCM-Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

4.2.1.1

PCM-Mode Register (PMOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

4.2.1.2

Bit Number per PCM-Frame (PBNR) . . . . . . . . . . . . . . . . . . . . . . . .36

4.2.1.3

PCM-Offset Downstream Register (POFD) . . . . . . . . . . . . . . . . . . .36

4.2.1.4

PCM-Offset Upstream Register (POFU) . . . . . . . . . . . . . . . . . . . . .37

4.2.1.5

PCM-Clock Shift Register (PCSR) . . . . . . . . . . . . . . . . . . . . . . . . . .38

4.2.1.6

PCM-Input Comparison Mismatch Register (PICM) . . . . . . . . . . . . .38

PEF2015 Datasheet(PDF) 3 Page - Infineon Technologies AG

PEF2015 Datasheet(HTML) 3 Page - Infineon Technologies AG

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84

Datasheet Download

Link URL