AP4202 datasheet(7/28 Pages) AKM

7 / 28 page

[AP4202]

016015406-J-00

2017/01

- 7 -

Pin Name

Equivalent circuit

Function

A4/ENB

VDC1

ICアドレス入力端子4。（

100kΩプルアップ抵抗内蔵）

GND接続、又はOPENにて設定します。

シリアル-F/F用ENB入力端子。

シフトレジスタデータをPWMデータに反映／否を制御

します。

CSB/LAT

VDC1

SCI用ストローブ信号入力端子。

CSB端子をハイレベルからロウレベルにすると、各命令

が受け付けられます。コマンド入力中およびデータ入出

力中に、CSB端子は常にロウレベルでなければなりませ

ん。コマンド中にCSB端子がハイレベルになると、その

命令は無視されます。

シリアル-F/F用LAT信号入力端子。

シフトレジスタのLAT信号を入力します。

SCK/CLK

VDC1

SCI用クロック信号入力端子。

書き込みは、SCKの立ち上りエッジでTxD端子から取り込

まれ、読み出しは、SCKの立ち下りエッジでRxD端子に出

力されます。SCK端子にクロックを常時入力する必要は

ありません。

シリアル-F/F用CLK信号入力端子。

シフトレジスタのCLK信号になります。

TxD/SI

VDC1

SCI用データ信号入力端子。

コマンド、書き込みデータを入力します。

シリアル-F/F用SI信号入力端子。

シフトレジスタのDATA信号を入力します。

LEDB0発光データを決定するF/Fに入力されます。

Note 1. 未使用端子の端子処理について；AP4202は2通りのPWM階調データ設定インターフェイスのい

ずれを選択した場合も、未使用となる端子は全てOPENとして下さい。GND接続等の結線を伴う端子処

理は不要です。番号28～30の端子は未使用になることが無い為、IC内部で端子処理を不要とする回路を

内蔵しておりません。IC電源が印加された状態では常時Hi-Zとならない制御が必要になります。

Note 2.

PGND端子とGND端子はIC内部で接続されていません。IC外部で接続するよう対応下さい。

Note 3.

記号は高耐圧のMOSであり、端子耐圧が高いことを意味します。

AP4202 Datasheet(PDF) 7 Page - Asahi Kasei Microsystems

AP4202 Datasheet(HTML) 7 Page - Asahi Kasei Microsystems

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28

Datasheet Download

Link URL