PEF2256 datasheet(7/518 Pages) INFINEON

7 / 518 page

FALC®56

PEF 2256 H/E

Table of Contents

Page

User’s Manual

DS1.1, 2003-10-23

Hardware Description

5.5.2

Transmit System Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

5.5.2.1

Transmit Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185

5.5.3

Time Slot Assigner (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187

5.6

Test Functions (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

5.6.1

Pseudo-Random Binary Sequence Generation and Monitor . . . . . . . . 188

5.6.2

Remote Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

5.6.3

Payload Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

5.6.4

Local Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191

5.6.5

Single Channel Loop-Back (loop-back of time slots) . . . . . . . . . . . . . . 192

5.6.6

Alarm Simulation (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

5.6.7

Single Bit Defect Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

5.7

J1-Feature Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

Operational Description E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

6.1

Operational Overview E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

6.2

Device Reset E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

6.3

Device Initialization in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

6.4

Digital Clock Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201

6.5

Output Signal Tristate Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202

Operational Description T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

7.1

Operational Overview T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

7.2

Device Reset T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

7.3

Device Initialization in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

7.4

Digital Clock Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210

7.5

Output Signal Tristate Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210

Signaling Controller Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . 211

8.1

HDLC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

8.1.1

Non-Auto Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

8.1.2

Transparent Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

8.1.3

Transparent Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

8.1.4

SS7 Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

8.1.5

Receive Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

8.1.6

Transmit Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

8.2

Extended Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

8.3

Signaling Controller Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

8.3.1

Transparent Transmission and Reception . . . . . . . . . . . . . . . . . . . . . . 215

8.3.2

CRC on/off Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

8.3.3

Receive Address Pushed to RFIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

8.3.4

HDLC Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

8.3.5

HDLC Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218

8.3.6

Sa-bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218

8.3.7

Bit Oriented Message Mode (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . 219

PEF2256 Datasheet(PDF) 7 Page - Infineon Technologies AG

PEF2256 Datasheet(HTML) 7 Page - Infineon Technologies AG

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL