PEF2256 datasheet(3/518 Pages) INFINEON

3 / 518 page

FALC®56

PEF 2256 H/E

Table of Contents

Page

User’s Manual

DS1.1, 2003-10-23

Hardware Description

Preface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

1.1

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

1.2

Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

2.1

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

2.2

Pin Diagram P-MQFP-80-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

2.3

Pin Diagram P-LBGA-81-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

2.4

Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

2.4.1

Input/Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Functional Description E1/T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.1

Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.2

Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

3.3

Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.3.1

Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.3.1.1

Mixed Byte/Word Access to the FIFOs . . . . . . . . . . . . . . . . . . . . . . . 51

3.3.1.2

FIFO Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.3.1.3

Interrupt Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.3.2

Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

3.3.3

Master Clocking Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

3.4

Power Supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.4.1

Power Supply Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.4.2

Power Supply De-Coupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Functional Description E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.1

Receive Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.1.1

Receive Line Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.1.2

Receive Short and Long-Haul Interface . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.1.3

Receive Equalization Network (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

4.1.4

Receive Line Attenuation Indication (E1) . . . . . . . . . . . . . . . . . . . . . . . . 64

4.1.5

Receive Clock and Data Recovery (E1) . . . . . . . . . . . . . . . . . . . . . . . . 64

4.1.6

Receive Line Coding (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

4.1.7

Receive Line Termination (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

4.1.8

Receive Line Monitoring Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

4.1.9

Loss-of-Signal Detection (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

4.1.10

Receive Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

4.1.11

Jitter Tolerance (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

4.1.12

Output Jitter (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

4.1.13

Framer/Synchronizer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

4.1.14

Receive Elastic Buffer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

4.1.15

Receive Signaling Controller (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

PEF2256 Datasheet(PDF) 3 Page - Infineon Technologies AG

PEF2256 Datasheet(HTML) 3 Page - Infineon Technologies AG

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL