AM79C976 datasheet(15/309 Pages) AMD

15 / 309 page

7/25/00

Am79C976

P R E L I M INARY

Table 49:

CTRL3: Control3 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

Table 50:

Software Styles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

Table 51:

DATAMBIST: Memory Built-in Self-Test Access Register . . . . . . . . . . . . 145

Table 52:

DELAYED_INT: Delayed Interrupts Register . . . . . . . . . . . . . . . . . . . . . . 147

Table 53:

EEPROM_ACC: EEPROM Access Register . . . . . . . . . . . . . . . . . . . . . . 148

Table 54:

Interface Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

Table 55:

FLASH_ADDR: Flash Address Register . . . . . . . . . . . . . . . . . . . . . . . . . 150

Table 56:

FLASH_DATA: Flash Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

Table 57:

FLOW: Flow Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

Table 58:

IFS1: Inter-Frame Spacing Part 1 Register . . . . . . . . . . . . . . . . . . . . . . . 152

Table 59:

INT0: Interrupt0 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

Table 60:

INTEN0: Interrupt0 Enable Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

Table 61:

IPG: Inter-Packet Gap Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

Table 62:

Logical Address Filter Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

Table 63:

LED0 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

Table 64:

MAX_LAT_A: PCI Maximum Latency Alias Register . . . . . . . . . . . . . . . . 160

Table 65:

MIN_GNT_A: PCI Minimum Grant Alias Register . . . . . . . . . . . . . . . . . . 160

Table 66:

PADR: Physical Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

Table 67:

PAUSE_CNT: Pause Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

Table 68:

PCIDATA0: PCI DATA Register Zero Alias Register . . . . . . . . . . . . . . . . 161

Table 69:

PHY_ACCESS: PHY Access Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

Table 70:

PMAT0: OnNow Pattern Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

Table 71:

PMAT1: OnNow Pattern Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

Table 72:

Receive Protect Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165

Table 73:

RCV_RING_LEN: Receive Ring Length Register . . . . . . . . . . . . . . . . . . 165

Table 74:

ROM_CFG: ROM Base Address Configuration Register . . . . . . . . . . . . . 166

Table 75:

SID_A: PCI Subsystem ID Alias Register . . . . . . . . . . . . . . . . . . . . . . . . . 166

Table 76:

SRAM Boundary Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

Table 77:

SRAM Size Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

Table 78:

STAT0: Status0 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168

Table 79:

Software Timer Value Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

Table 80:

SVID: PCI Subsystem Vendor ID Shadow Register . . . . . . . . . . . . . . . . . 170

Table 81:

TEST0: Test Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

Table 82:

VID_A: PCI Vendor ID Alias Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

Table 83:

XMT_RING_LEN: Transmit Ring Length Register . . . . . . . . . . . . . . . . . . 171

Table 84:

XMTPOLLTIME: Transmit Polling Interval Register . . . . . . . . . . . . . . . . . 172

Table 85:

Software Styles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

Table 86:

Receive Watermark Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192

Table 87:

Transmit Start Point Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192

Table 88:

Transmit Watermark Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192

Table 89:

BCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197

Table 90:

EEDET Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

Table 91:

Interface Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211

Table 92:

Software Styles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

Table 93:

SRAM_BND Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

Table 94:

FMDC Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218

Table 95:

APDW Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218

Table 96:

Initialization Block (SSIZE32 = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225

Table 97:

Initialization Block (SSIZE32 = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225

AM79C976 Datasheet(PDF) 15 Page - Advanced Micro Devices

AM79C976 Datasheet(HTML) 15 Page - Advanced Micro Devices

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL