IPAC-X datasheet(4/270 Pages) INFINEON

4 / 270 page

IPAC-X

PSB/PSF 21150

Table of Contents

Page

Data Sheet

2003-01-30

1Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

1.1

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

1.2

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

1.3

Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Description of Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

3.1

General Functions and Device Architecture . . . . . . . . . . . . . . . . . . . . . . . 33

3.2

Microcontroller Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

3.2.1

Serial Control Interface (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

3.2.1.1

Programming Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

3.2.2

Parallel Microcontroller Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

3.2.3

Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

3.2.4

Reset Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

3.2.5

Timer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

3.2.6

Activation Indication via Pin ACL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.3

S/T-Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.3.1

S/T-Interface Coding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

3.3.2

S/T-Interface Multiframing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.3.3

Multiframe Synchronization (M-Bit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.3.4

Data Transfer and Delay between IOM-2 and S/T . . . . . . . . . . . . . . . . 57

3.3.5

Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.3.6

Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

3.3.7

S/T Interface Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

3.3.7.1

External Protection Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

3.3.7.2

S-Transceiver Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

3.3.8

S/T Interface Delay Compensation (TE/LT-T Mode) . . . . . . . . . . . . . . . 65

3.3.9

Level Detection Power Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

3.3.10

Transceiver Enable/Disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

3.3.11

Test Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

3.4

Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

3.4.1

Description of the Receive PLL (DPLL) . . . . . . . . . . . . . . . . . . . . . . . . . 71

3.4.2

Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

3.4.3

Oscillator Clock Output C768 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.5

Control of Layer-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

3.5.1

State Machine TE and LT-T Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

3.5.1.1

State Transition Diagram (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . 75

3.5.1.2

States (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

3.5.1.3

C/I Codes (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

3.5.1.4

Infos on S/T (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

3.5.2

State Machine LT-S Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

3.5.2.1

State Transition Diagram (LT-S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

IPAC-X Datasheet(PDF) 4 Page - Infineon Technologies AG

IPAC-X Datasheet(HTML) 4 Page - Infineon Technologies AG

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL