IPAC-X datasheet(11/270 Pages) INFINEON

11 / 270 page

IPAC-X

PSB/PSF 21150

List of Figures

Page

Data Sheet

2003-01-30

Figure 76

Data Flow for Collision Resolution Procedure in Intelligent NT . . . . . 136

Figure 77

Deactivation of the IOM-2 Interface . . . . . . . . . . . . . . . . . . . . . . . . . . 137

Figure 78

Activation of the IOM-2 interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

Figure 79

RFIFO Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

Figure 80

Data Reception Procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

Figure 81

Reception Sequence Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

Figure 82

Receive Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Figure 83

Data Transmission Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

Figure 84

Transmission Sequence Example . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

Figure 85

Transmit Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

Figure 86

Interrupt Status Registers of the HDLC Controllers . . . . . . . . . . . . . . 161

Figure 87

Layer 2 Test Loops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

Figure 88

Figure 89

Oscillator Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240

Figure 90

Input/Output Waveform for AC Tests . . . . . . . . . . . . . . . . . . . . . . . . . 241

Figure 91

IOM-2 Timing (TE mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

Figure 92

IOM-2 Timing (LT-S, LT-T, NT mode) . . . . . . . . . . . . . . . . . . . . . . . . 243

Figure 93

Definition of Clock Period and Width . . . . . . . . . . . . . . . . . . . . . . . . . 244

Figure 94

SCI Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245

Figure 95

Microprocessor Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246

Figure 96

Microprocessor Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246

Figure 97

Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

Figure 98

Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

Figure 99

Microprocessor Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248

Figure 100

Microprocessor Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248

Figure 101

Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248

Figure 102

Sampling Time in LT-S/NT Mode (M-Bit Input) . . . . . . . . . . . . . . . . . 250

Figure 103

Reset Signal RES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

Figure 104

Maximum Line Input Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

Figure 105

Transformer Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

IPAC-X Datasheet(PDF) 11 Page - Infineon Technologies AG

IPAC-X Datasheet(HTML) 11 Page - Infineon Technologies AG

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL