| Electronic Components Datasheet Search |
|
UPD9971 Datasheet(PDF) 33 Page - Renesas Technology Corp |
|
|
|||||||||||||||||||||||||||||
UPD9971 Datasheet(HTML) 33 Page - Renesas Technology Corp |
|
33 / 112 page ![]() µPD9971 Data Sheet S17455EJ2V0DS 31 4. MUSIC SERIAL INTERFACE 4.1 Audio Serial Interface (ASIO) When LRCLK = 0 in the SEL_ASI register, L-ch data is assigned during the high-level period of LRCLK and R-ch data is assigned during the low-level period of LRCLK. For IIS format, this is reversed, in which case LRCLK =1 should be set. Within each of these periods, the format can be switched among right justified, left justified, and IIS format. Selection of master mode or slave mode is also enabled. The number of data bits per frame can be set via the BFS [4:0] bits in the SEL_FS register. The serial input/output timing is shown below. Figure 4-1 Audio Serial Interface Timing (a) Right-Justified Format LRCLK BCLK ASO ASI 1/fs Lch Rch D2 D1 D0 D15 D14 D2 D1 D0 D15 D14 D2 D1 D0 D2 D1 D0 D15 D14 D15 D14 D2 D1 D0 D2 D1 D0 (b) Left-Justified Format LRCLK BCLK ASO ASI 1/fs Lch Rch D1 D0 D15 D14 D2 D1 D0 D15 D14 D2 D1 D0 D2 D1 D0 D15 D14 D15 D14 D1 D0 D2 D1 D0 D15 D14 D15 D14 (c) IIS Format LRCLK BCLK ASO ASI 1/fs Lch Rch D1 D0 D15 D14 D1 D0 D15 D14 D1 D0 D1 D0 D15 D14 D15 D14 D1 D0 D1 D0 D15 D15 |
|
Link URL |
| Does ALLDATASHEET help your business so far? [ DONATE ] |
About Alldatasheet | Advertisement | Contact us | Privacy Policy | Link to Datasheet | Link Exchange | Manufacturer List All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |