XC2000 datasheet(8/647 Pages) INFINEON

8 / 647 page

User’s Manual

L-4

V1.0, 2007-06

XC2000 Derivatives

System Units (Vol. 1 of 2)

Table Of Contents

Preliminary

3.9.2

Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-20 [1]

3.9.3

Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-22 [1]

3.9.4

Details of Command Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . 3-25 [1]

3.9.5

Data Integrity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35 [1]

3.9.6

Protection Handling Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-38 [1]

3.9.7

Protection Handling Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-45 [1]

3.9.8

EEPROM Emulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-47 [1]

3.9.9

Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-49 [1]

3.10

On-Chip Program Memory Control . . . . . . . . . . . . . . . . . . . . . . . . . . 3-50 [1]

3.10.1

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-50 [1]

3.10.2

3.10.3

Startup, Shutdown . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-67 [1]

3.10.4

Error Reporting Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-69 [1]

3.11

Data Retention Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-70 [1]

3.11.1

Stand-By RAM Accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-71 [1]

3.11.2

Stand-By RAM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-72 [1]

3.11.3

Marker Memory (MKMEM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-76 [1]

3.12

Memory Parity Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-77 [1]

3.12.1

Parity Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-78 [1]

Central Processing Unit (CPU)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1 [1]

4.1

Components of the CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4 [1]

4.2

Instruction Fetch and Program Flow Control . . . . . . . . . . . . . . . . . . . . 4-5 [1]

4.2.1

Branch Detection and Branch Prediction Rules . . . . . . . . . . . . . . . . 4-7 [1]

4.2.2

Correctly Predicted Instruction Flow . . . . . . . . . . . . . . . . . . . . . . . . 4-7 [1]

4.2.3

Incorrectly Predicted Instruction Flow . . . . . . . . . . . . . . . . . . . . . . . 4-9 [1]

4.3

Instruction Processing Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-11 [1]

4.3.1

Pipeline Conflicts Using General Purpose Registers . . . . . . . . . . . 4-13 [1]

4.3.2

Pipeline Conflicts Using Indirect Addressing Modes . . . . . . . . . . . 4-15 [1]

4.3.3

Pipeline Conflicts Due to Memory Bandwidth . . . . . . . . . . . . . . . . 4-17 [1]

4.3.4

Pipeline Conflicts Caused by CPU-SFR Updates . . . . . . . . . . . . . 4-20 [1]

4.4

CPU Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-26 [1]

4.5

Use of General Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 4-29 [1]

4.5.1

GPR Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-31 [1]

4.5.2

Context Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-33 [1]

4.6

Code Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-37 [1]

4.7

Data Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-39 [1]

4.7.1

Short Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-39 [1]

4.7.2

Long Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-41 [1]

4.7.3

Indirect Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-44 [1]

4.7.4

DSP Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-46 [1]

4.7.5

The System Stack . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-52 [1]

4.8

Standard Data Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-56 [1]

XC2000 Datasheet(PDF) 8 Page - Infineon Technologies AG

XC2000 Datasheet(HTML) 8 Page - Infineon Technologies AG

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL